# BEST AVAILABLE COPY

밀한 타이밍 신호는 프레임 기준 신호에 대해 높은 순간 정말을 갖는다.

DHE

邳

PARK

#### 刀盒분야

본 발명은 일반적으로 무선 시스템에 관한 것으로, 특히 통신 시스템, 레이더 및 도난 방지 시스템과 같은 임활소 무선 기습용 정밀 타야빙 발생기에 관한 것이다.

#### 理智기会.

최근 통신 기술은 통신 시스템을 초 꾐대역 통신 시스템으로 발전시켜 왔다. 이 초 광대역 통신 시스템 은 채널화, 오동적에 대한 저항 및 낮은 검출 확률을 개선시키는 많은 미점미 있다.

이 초 광대역 시스템의 이점은 임필스 무선 용신 시스템(이휴, 임필스 무선미라 창합)이라 창해진 최근에 만들어진 개선된 초 왕대역 기술을 통해 부분적으로 개시되어 있다. 먼저, 임필스 무선은 최초로 라리 대한 등록 등러본(Larry V. Fullerton)이 출원한 미합중국 특허 제4.641,317호(1987년 2월 3월자로 등록), 제4.83,067호(1989년 3월 14일자로 등록), 제4.99,186호(1990년 12월 18일자로 등록), 제5,363,189호(1994년 11월 8일자로 등록) 및 제4,743,966호(1996년 5월 10일자로 등록)를 포함하는 일련의 특허에 충분히 설명되어 있다. 임필스 무선에 대한 2 번째 특허는 물건본 등에 의해 출원한 미합중국 특허 제5,677,927호(1997년 9월 14일자로 등록), 제5,687,169호(1997년 11월 11일자로 등록) 및 계류증인 출원 제08/761,602호(1996년 12월 6일자로 출원) 근래 승인된)에 포한되어 있다. 이를 특허 문서는 참조 문헌으로서 본 명세서에 설명되어 있다.

기본적인 임필스 무선 승신기는 필스-힘스 간격이 엄밀히 제어된 짧은 가우시안 모노사이를 필스를 방査 한다. 임필스 무선 시스템은 시간 변조 형태인 필스 위치 변조를 사용하고, 변조 신호의 각 순간 샘플 값은 시간에 따라 필스의 위치를 변조시킨다.

임펍스 무선 통신에서, 필스-펍스 간격은 2가지 성분: 정보 성분 및 의사 난수(PN) 코드 성분에 의해 필스별로 기준을 변화시킨다. 일반적으로, 확산 스펙트럼 시스템은 상당히 광대역 주파수에 검쳐 정보 신호를 확산시키도록 PN 코드를 사용한다. 확산 스펙트럼 수신기는 기본 정보 신호를 복원하기 위해 이들신호를을 상판시킨다. 확산 스펙트럼 시스템과 달리, 임펄스 무선 통산용 PN 코드는 모노사이를 펼스 자체가 본접적으로 넓은 따족을 갖기 때문에 에너지 확산용으로 필요하지 않다. 대신에, 임펄스 무선시스템의 의사 난수 코드는 채널화, 주파수 도메인의 에너지 스무딩 및 오동작 저항(혼신 저지)용으로 사용된다.

일반적으로 말하면, 임펄스 무선 수신기는 교차 상관기 전단부를 갖는 호모다인 수신기이다. 이 전단부는 모노사이를 필스의 전자기 필스 트레인을 단일 단의 베이스밴드 신호로 변환시킨다. 임펄스 무선 송신의 데이타 비율은 전형적으로 시간 베이스로서 사용된 주기적인 타이밍 신호의 비율이다. 각 데이타 비트 시간 위치는 일반적으로 많은 송신된 필스를 변조한다. 이것은 각 단일 데이타 비트용으로 동일하게 형성된 필스의 트레인을 포함하는 변조되고 코드된 타이밍 신호를 산출한다. 임필스 무선 수신기의상호 상관기는 송신된 정보를 복구하기 위해 다중 필스를 통합한다.

임펍스 무선 통신 시스템에서, 정보는 필스 위치 변조에 의해 전형적으로 변조된다. 즉, 각 필스가 승 신된 시간은 고정의 필스-필스 간격 시간으로부터 약간 변경된다. 통신 채널의 효과를 제한하는 한 요 인은 필스가 위치하게 립 수 있는 정밀도이다. 더 정확한 필스 포지셔닝은 통신 엔지니어가 통신 채널 읍 미용하도록 허용한다.

임펍스 무선 레이더 시스템을 포함하는 레이더 위치 결정 및 모선 센서용으로, 정말한 펍스 포지셔닝은 고 정말도 및 고 해상도를 달성하는데 결정적이다. 현재 시스템의 해상도 한계는 시퀀스가 정말하게 조 절되어 승신된 신호를 엔코드하기 위한 능력 한계의 부분적 결과이다. 그러므로, 타이밍 신호가 발생될 수 있는 정말도의 중진은 고 해상도 위치 및 모선 센상 시스템의 결과임 수 있다.

임펍스 무선 통신 및 레이더는 정밀한 타이밍 발생기에 이익이 되는 단지 2가지 기술의 예이다. 고 정 밀도 타이밍 발생기는 타이밍 신호의 정밀한 포지셔닝이 요구된 임의의 시스템에 응용된다.

그러나, 이러한 고 정밀도 필스를 발생시키는 것은 때우 어렵다. 일반적으로, 고 정밀도 시간 기준은 필스-필스 간격이 엄격히 제어된 짧은 지속의 필스를 형성하는데 필요하다. 최근에 사용가능한 아날로 그 또는 디지탈 집적 회로 타이머는 이러한 고정밀도 필스를 형성할 수 없다. 전형적인 임필스 무선 타이머 시스템은 상대적으로 복잡하고, 고비용인 보드 레벨 디바이스로 생산하기 어렵다. 작고, 저 전력이며, 쉽게 생산된 타이머 디바이스는 많은 새로운 임필스 무선 본위 생산품임 수 있고, 이를 장점을 최충 사용자에게 적용한다.

# 발명의 상세환 설명

본 발명은 매우 정확하고 안정한 로우 지터(Jitter) 및 빠르게 변화하는 타이밍 코맨드 입력에 용하는 예 민한 타이밍 신호를 제공하는 타이밍 발생기에 관한 것이다. 이러한 신호는 산업 분야의 다양한 다른 용용 및 수단 뿐만 아니라 바이 트랜시버 및 레이더 디바이스용으로 필요하다.

본 발명에 따라 발생된 타이밍 신호는 시스템에 의해 발생된 시간 프레이밍 신호에 대한 일정 간격(지연

된) 시간에서 신호 천이를 발생한다. 프레이밍 신호는 전형적으로 안정된 기준에서 작동된다. 한 살 시매에서, 위상 등기 무프(PLL)는 이 기능을 달성하는데 사용된다. 타이밍 코먼드가 어떤 설정 시간 조 건출 총작할 경우, 출력 타이밍 신호 천이는 관련된 프레임 신호 천이에 대한 정임한 시간에 배치될 수 있다. 초기/최종 코맨드 입력 신호 및 관련된 메캐니즘은 설정 시간 또는 준안정 제약으로 야기된 캡에 서 벗어나 100 % 시간 코맨드 커버리지를 허용하도록 포함된다.

분 발명은 이 목적을 당성하는 조밀(coarse) 타이밍 발생기 및 세일(fine) 타이밍 발생기를 이용한다. 조밀 타이밍 발생기는 프레이밍 간격을 정의하고 프레이밍 간격을 조밀 타이밍 간격으로 더 분할시키는데 이용된다. 세밀 타이밍 발생기는 조밀 타이밍 간격간의 시간 위치를 정의하는데 사용된다.

조밀 타이밍 발생기는 고속 동기 카운터, 입력 코맨드 래치 및 디지탈 바교기를 이용한다. 한 실시에는 100% 타이밍 커버리지를 허용하도록 몇몇 점에서 입력 코맨드를 래청하는데 허용한다. 다른 실시에는 시스템을 다른 프레임 비중 및 다른 기준 타이머 주파수로 기준화하기 위해 선택가능한 카운터 김이를 포함한다. 이를 성정 매계 변수는 시리엄로 로드가능한 코맨드 레지스터를 사용하여 로드탈 수 있다.

세밀 자연 방생기는 위상 시프트 회로에 기초한다. 2개의 예시적인 실시에가 설명되어 있다. 한 실시 에는 사인/교사인 덤티클라이어 위상 시프트 회로에 기초하고, 다른 설시에가 설명되어 있다. 한 실시 에는 사인/교사인 덤티클라이어 위상 시프트 회로에 기초하고, 다른 설시에는 RC 스위치된 엘리먼트 위상 시프트 회로에 기초하고, 다른 설시에는 RC 스위치된 엘리먼트 위상 시프트 최로에 기초된다. 사인/교사인 멀티클라이어 회로는 2개의 조밀 지연 간격을 간의 사간(위상) 비율로 시프트된 사인파 타이밍 신호를 발생하도록 목표한 위상 시프트 각도의 사인 및 교사인을 표시하는 아남로그 전압과 함께 조밀 지연 클릭의 사인파 변형을 이용한다. 한 실시에에서, 세밀 타이밍 입력을 사용하고, 결과로서 양자화 전달 함수라기 보다 연속 전달 함수 이다. 다른 실시에에서, 세밀 타이밍 입력은 디지탈이고, 디지탈 입력 코맨도와 관련된 정확한 타이밍 클 발생하기 위해 디지탈-이남로그 컨버터를 구동하는 메모리 디바이스를 통해 멀핑된다. 이 신호는 압략 지연 신호를 발생하도록 조밀 지연 신호와 결합되고, 2개 지연의 합이다. 한 실시에에서, 지연 밥생기는 100 % 타이밍 커버리지를 허용하도록 2세트의 사인/코사인 밥생기를 포함한다.

됩바이너 회로의 유입한 장점은 조립 지연 신호가 세밀 타이밍 조건보다 더 큰 에러를 가질 수 있다는 것이다. 조밀 지연 신호는 수개의 세밀 지연 신호 사이에서 선택하도록만 사용된다. 세밀 지연 신호는 함력의 정밀을 결정한다.

위상 시프터의 다른 실시에는 스위치되고 총괄된 엘리먼트 위상 네트워크를 이용한다. 이 장치는 직접 디지탈 입력을 취하지만, DAC 또는 사인/코시인 조사표를 필요로 하지 않는다.

본 방명의 한 실시에는 SIBE ASIC(한)의 조멸 및 세밀 지연부를 실행하고, 랜덤 억세스 메모리(RAM) 및 디지탑-마남로그 컨버터(DAC)가 ASIC 외부에 존재하도록 시스템을 분할한다. 이 실시에에서, 현이 클럭 주파수에 무판한 정 전류로 흐르도록 차동 전류 스티어링 로직 및 차동 마남로그 중폭기에서 회로를 살행 시키는 장점이 있다. 이것은 출력에 지터를 도입할 수 있는 온-칩 과도 현상을 최소화한다.

UIII 승수신기의 유일한 도전 중 하나는 안정하고 정확히 조절된 필스 , 전형적으로 30 피교세컨드(ps) 및 밀리세컨드(ms)이상 안정한 상판 간격을 필요로 하는 것이 아니라, 타이밍은 필스에서 필스까지 급작스럽 게 변하도록 할 필요가 있다는 것이다. 이 간격은 100 ns 정도입 수 있고, 실행 특정 표준 100 ns 프레 임 간격에 대하여 천개당 파트 비율로 정확해지도록 요구된다. 본 발명은 이를 타이밍 필요 조건을 총 즉시킬 가능성을 설명하고, ASIC 형태에서 실행될 경우, 상대적으로 경제적인 UIIB 시스템을 생산할 수 있다.

간단히 하기 위해, 본 발명은 다이마그램을 참조합으로써 설명되지만, 양호한 실행은 차동 회로를 사용하는 것이다. 다양한 입력 및 출력 신호는 차동으로서 도시되어 있다.

본 발명의 장점은 타이밍 펼스가 고 정립도로 시간에 따라 정확하게 위치될 수 있다는 것이다. 결과적으로, 통신 기술의 진보는 실헌될 수 있다. 예를 들면, 필스 위치 변조를 이용하는 통신 시스템에서, 게인은 정상 주기에서 필스의 타이밍을 더 정확히 위치시킬 수 있는 가능성의 장점을 가짐으로써 코딩 및 따득에서 달성될 수 있다.

또, 정밀한 포지셔닝이 전체 정상 주기에서 달성탑 수 있기 때문에, 전체 주기는 용신용으로 이용탑 수 있으므로, 통신 시스템의 채널화를 증가시킨다.

본 발명의 다양한 실시예의 구조 및 동작 뿐만 아니라 본 발명의 특징 및 장점은 첨부하는 도면율 참조하며 효율한다.

#### 도면의 간단한 설명

본 발명은 첨부하는 도면을 참조하여 설명된다. 도면에서, 유사 참조 번호는 동일하거나 기능적으로 유 사한 소자를 표시한다. 또, 참조 번호의 맨 왼쪽 숫자는 참조 번호가 처음 나타내는 도면과 동일하다.

도 la 및 도 lb는 임찁스 무선 승신기 및 수신기의 블럭도로, 본 합명에 사용하는 예시적인 통신 시스템을 포함함.

도 2a 및 도 2b는 각각 변조되지 않은 펄스 트레인 및 펄스의 정상 주기 발생을 도시하는 도면.

도 3은 본 발명에 사용하는 예시적인 임평스 레이더 센서의 블럭도.

도 4는 본 발명에 따른 정밀 타이밍 발생기의 불력도.

도 5는 도 4의 세말한 지연 블럭인 경우의 더 상세한 도면.

도 6은 도 4의 스텝의 호름도.

- 도 7은 본 발명의 실시에에 따른 정말 타이밍 발생기의 에시적인 살렘을 도시하는 도면.
- 도 8은 본 발명에 따른 ASIC을 사용하여 실행된 정말 타이밍 발생기의 불력도.
- 도 9는 본 법명의 실시에에 따른 조밀 타이밍 발생기를 도시하는 도면.
- 도 10은 본 발명의 실시에에 따른 러치 인데이블 타이밍을 도시하는 도면.
- 도 11은 본 발명의 실시에에 따른 래치 인데이불, 초기/최종 및 A/B 시스템 타이밍을 도시하는 도면.
- 도 12는 본 발명의 성시에에 따른 콤비이너 회로를 도시하는 도면.
- 도 13은 본 밥명의 실시에에 따른 세밀 타이밍 발생기.
- 도 14는 도 13의 위상 동가 부프용으로 사용될 수 있는 예시적인 졸리 위상 필터를 도시하는 도면,
- 도 15는 도 12의 콤바이너 회로의 기본 등작을 설명하는 타이밍도.
- 도 16은 본 발명의 실시에에 따른 초기/최종 신호를 상세히 도시하는 타이밍도.
- 도 17는 초기/최종 신호를 상세히 심명하는 타이밍도.
- 도 18은 본 발명의 다른 실시에에 따른 다른 세명 타미밍 발생기를 도시하는 도면.
- 도 19 및 도 20은 본 발명의 다른 실시에에 따른 다른 세밀 타이밍 발생기를 도시하는 도면.
- 도 21a, 도 21b 및 도 21c는 본 발명의 다른 실시에에 따른 E/L 함수없이 실계된 시스템의 코드 법평 및 타이밍 고려를 설명하는 도면
- 도 22는 본 발명의 다른 실시에에 따른 ASIC용 예시적인 SIGS 차등 AND 개미트룹 설명하는 도면.

#### 

# 1. 본 발명의 목적 및 설명

본 발명은 전형적으로 임필스 무선 시스템용으로 필요한 때우 예민하고 정말한 타이밍 산호를 발생하는 시스템 및 방법에 관한 것이다. 본 발명에 따라, 조밀 타이밍 발생기는 정상 프레임 간격 내의 조밀 사소 간 간격에서 조밀 타이밍 산호를 발생하는데 사용된다. 조밀 타이밍 발생기에 평기된 세밀 타이밍 발생기는 조밀 시간 간격 사이에 보간된 세밀 시간 간격 세트를 제공한다. 결합 회로는 조밀 타이밍 산호를 이용하여 출력을 구동하는 정밀한 세밀 타이밍 산호를 선택한다. 이 시스템은 우수한 장 시간 구동 성능을 제공한 전형적으로 안정한 기준 오실레이터 소스에 위상 동기되어 있다. 에시적인 응용에서, 이시스템은 50 ks 설정 시간이하로 100 ks 프레임내의 서보 나노세컨드 필스의 10 ks 근처 포지셔닝용 타이밍을 제공할 수 있다. 이 타이밍은 임필스 무선 통신 및 레이더 장치 등에서 필스의 의사 난수 코드포지셔닝용으로 요구된다.

# 2. 본 발명의 중요성

본 발명을 상세히 설명하기 전에, 본 발명을 활용하는 2개 예시적인 시나리오를 설명하겠다. 이를 시나리오는 본 발명의 이해하는 잠재적인 용용의 예 및 목적으로서 제공한다. 본 발명이 이를 시나리오의 용용에 제한되는 것을 의도하지는 않는다. 사실, 넓은 의미에서, 본 발명은 정말 단이밍 신호 또는 정말 시간 자연 수단을 필요로 하거나 요구하는 어떤 시스템에서 총족될 수 있다. 따라서, 본 발명은 고속 컴퓨터 응용 및 초광대역 통신 시스템에 매우 적합하다. 본 발명에 따른 시간 발생기에 의해 제공된 정말도는 전술한 바와 같이 용용은 미러한 시스템에 한정되지 않더라도, 임필스 레이더 및 통신 시스템에 매우 유의하다.

도 1은 초광대역(예를 들면, 임필소 무선) 통신 시스템의 예를 도시하는 간단한 불력도이다. 도 16을 참조하며, 임필스 무선 통신 시스템은 송신기(104 : 독립형 송신기 또는 트랜시버의 송신부) 및 도 16의 수신기(108 : 독립형 수신기 또는 트랜시버의 수신부)를 포함한다.

변조없이, 송신기(104)는 선정된 시간 간격으로 이루어진 주기적인 시리즈의 필스를 송산한다. 데이타는 필스가 위치한 시간을 변경함으로써 이 시리즈에서 변조된다. 이것은 필스 위치 변조라 청해질 수있다. 도 26는 변조되지 않은 필스 트레인을 설명하는 도면이다. 도 26에 도시된 예에서, 필스는 참조 문자 L로 표시된 주기적인 간격으로 송신된다. 예를 들면, 변조되지 않은 필스 트레인에 대해, 다른주기가 선택될 수 있더라도, 각 필스는 100 ns마다 발생하도록 조절될 수 있다. 본 명세서에서, 주기는 프레임으로서 청해진다. [우라서, 각 프레임은 100 ns이다.

그러나, 필스는 각 라인이 너무 많은 집중된 스펙트럼 파워를 포함하는 코움 라인 스펙트럼을 발생하기 대로에 일반적인 프레임 간격으로 송신되지 않는다. 이것을 피하기 위해, 필스는 스펙트럼을 평활화하 도록 필스 위치를 무작위화하고 코용 라인을 확산하기 위해 프레임 내의 무작위 또는 의사 난수 간격으로 송신된다. 송신기와 수신기 사이의 동기화를 유지하기 위해, 이를 필스는 필스의 중앙 주파수에서 1/10 파동 내에 위치되어야 하고, 가장 우수한 성능으로 필스는 프레임 내의 어디서나 배치되도록 총분히 예민해진다. 또, 프레임-프레임 포지셔닝은 최소 상관을 갖는다. 본 발명은 이 타이밍을 제공할 수 있는 타이밍 시스템에 관한 것이다.

통신 시스템에서, 신호에 대한 변조를 추가할 필요가 있다. 이것은 써, FA, 필스 위치 변조 및 참조된 특허에서 설명된 다른 방법으로 행해질 수 있다. 전형적으로, 필스 위치 변조는 단순화 및 효율용으로 선택된다. 예는 도 25에 도시되어 있다. 도 25를 참조하면, TC는 전술한 비와 같이 코드 오프셋에 의 해 정의된 정상 필스 위치이다. T1은 변조로 인한 추가 오프셋을 갖는 필스 위치이다. 전형적인 시 스템은 데이타 = C인 경우 위치 TO 및 데이타 = I인 경우 위치 TI에서 필스를 승신할 수 있다. 이 시스 템을 작동하기 위해, EK이밍 발생기는 노이즈에 대한 우수한 신호를 유지하기 위해 변조 시간 시프트보다 더 큰 정말에 대한 타이밍을 제공할 수 있어야 한다.

추가 이점은 1개의 디지털 정보 비트를 표시하도록 하나 이상의 필스를 사용함으로써 얻어질 수 있다. 각 비트에 관련된 필소와 양상불로부터 수신된 신호는 통합 개인으로 형해진 프로세스에서 결합된다. 급합 프로세스는 기본적으로 각 비트용 결소의 수 이상으로 각 결소에 관련된 수신된 신호와 결스 노이즈 에너지를 대한 함이다. 전압 신호수노에즈 비용은 할해진 필스 수의 제곱군에 의해 개선된다. 적합한 합음 타데임이 전체 통합(합) 시간에서 안정되고 정확해지는 것을 요구한다.

다시 도 lag 함조하면, 시간 가준(108)은 정말 타이밍 발생기(120)를 구동하여 장시간 안정 동작을 보장 한다. 코드 발생기(112)는 각 세로운 시간 프레임용 세로운 시간 오프렛 코맨드를 제공한다. 시간 프 레이밍 클릭(또, 기준 클릭이라 청합)은 타이밍 발생기로부터 코드 발생기에 제공된다. 데이타는 정말 타이밍 발생기(120)에 공급되어, 데이타에 따른 타이밍을 변조한다. 타이밍 클릭 신호는 필서(124)에 공급되어, 안테나(120)에 의해 중신되도록 또 웹스를 발생한다.

도 하는 예시적인 임결스 무선 수신가의 불력도이다. 도 16을 참조하면, 시간 기준(108)(수신기(104)의 100과 동말하기나 2배)은 진술한 도 16의 송신기에서와 같이 장 시간 안정성을 제공하는 정말 타이밍 밤생기(120)를 구동한다. 이 경우를 제외하면, 시간 기준(108)은 주기성 및 시간 오프셋에서 송신기에 막(100)도 되는 발생기(112)는 송신기를 구동하는 코드셋과 동말한 시간 오프셋에서 송신기에 막(100)도 110 등 110

이제 암필스 레이더 부분 또는 모선 센서 응용에 대해 생각해 보자. 도 3은 초 광대역 레이더 센서를 설명하는 단순 블럭도이다. 임필스 레이더 센서는 타켓 쪽으로 필스를 송신하고, 오프셋 시간에 약해 결정된 지면된 시간에 수신기에 약해 반사된 필스를 수신함으로써 동작한다. 이 오프셋 시간은 레인지 게이트라 청해진 민감도약 통통 레인지를 결정한다. 전형적인 임필스 레이더는 노이즈에 대한 신호를 항상시키도록 다수의 필스로부터 복귀 신호를 합신하므로, 동작 레인지는 제공된 필스 메너지용으로 달성 가능하다.

도 3출 참조하면, 시간 기준(108)은 안정한 탈력으로 정밀 타이밍 발생가(120)를 구동한다. 코드 밤생기(102)는 송신된 필수의 교육 스펙트럼을 보급하는데 사용된 의사 난수 시간 오프셋을 공급하고, 다중 데이더의 동시 등작용으로 제공한다. 다중 데이더는 다른 코드 또는 다른 필스 주파수를 사용하여 동작하도록 각각의 것을 설정합으로써 통일 영역에서 동작될 수 있다. 다른 방법은 참조된 특허에 설명되어 있다. 정밀 타이밍 발생기(120)는 코드 발생기 입력에 따라 펼서(124)에 타이밍 필스를 제공한다. 필서(124)는 타켓(304)으로 향한 또 필스(302)를 안테나(128)에 제공하고, 반사된 필스(306)는 수신하는 안테나(128)에 의해 수신되어 상관기(136)에 공급된다. 또, 상관기(136)는 템률비 발생기(132)로부터 송신된 필스의 시간으로부터 특정량을 지연한 템률비 산호를 공급한다. 이 지연은 시간 오프셋 블럭 (152)에 의해 템률비 발생기(132)에 제공된다. 템률비 신호와 수신된 신호와의 상관 결과는 필스 합산축적기(140)에 공급된다. 다중 필스의 결과는 신호가 처리되고 검출되는 프로세상 회로(또는 컴퓨터 : 160)에 공급된다. 어떤 경우에, 신호는 간단히 표시되고, 다른 경우에 신호는 모션 또는 변화를 검출하기 위해 장시간 하스토리의 저장된 메모리로부터 감산된다. 또, 구조 및 알고리즘 뿐만 아니라 상세한 내용은 참조된 특허에서 발견될 수 있다.

따라서, 임필스 무선 시스템 및 임필스 레미더 시스템은 본 발명에 따른 고정밀 시간 기준에 이로운 2개의 시스템의 에이다. 독자는 여기에서 설명된 정밀 시간 기준의 응용이 이들 2개의 예시적인 시스템에 한정되지 않고, 사람 초 광대역 시스템의 응용에 한정되지 않는다는 점을 다시 상기한다. 여기에 제공 된 설명을 읽은 후, 관련된 기술의 당업자들은 어떻게 다른 시스템 및 환경에서 본 발명을 실행하는지율 명백하게 할 수 있다.

# 3. 본 발명

도 4는 본 발명에 따른 정밀 타이밍 발생기(400)를 설명하는 블럭도이다. 정밀 타이밍 발생기(400)는 전술한 도면의 블럭(120)에 대용한다. 도 4로 돌아가서, 타이밍 발생기(400)는 조밀 타이밍 발생기(4040), 세밀 타이밍 발생기(408) 및 콤바이너(412)를 포할한다. 심세에에 따라, 시스템 클럭(416)은 타이밍 발생기(404), 세밀 타이밍 발생기(408) 및 콤바이너(412)를 포할한다. 실시에에 따라, 시스템 클럭(416)은 타이밍 말생기(400)의 일부로서 자체 포함될 수 있거나, 외부 입력일 수 있다. 시스템 클럭(416)은 제1 주파수에서 인사 산호를 발생한다. 타이밍 코맨드 입력(420)은 이후 길이로 설명한 비와 같이 목표한 지연값을 기재하는 데이타 워드이다. 조밀 타이밍 불생기(404)는 프레임 기준 신호(432) 및 조밀 타이밍 신호(428)는 프레임 기준 신호(432)의 간격을 상대적으로 조밀 시간 간격으로 분합한다. 세밀 타이밍 발생기(408)는 조밀 타이밍 간격을 더 작은 간격 또는 한 실시에에서 연속적으로 분하는 간격으로 분합하는 세밀 타이밍 발생기(408)는 3을 발생한다. 세밀 타이밍 발생기(408)는 일반적으로 조밀 시간 간격으로 모호성을 일으키는 몇몇 시간 천이를 생산한다. 콤바이너 화로(412)는 이모호성을 해결하고 정밀 타이밍 출력(436)을 발생하도록 조밀 타이밍 신호(728)에 관련된 세밀 타이밍 신호(429)를 선택한다.

도 5는 세밀 타이밍 발생기(408)의 블럭도이다. 클럭 신호(416)는 사인 발생기(504)를 통해 동일 주파수의 사인파 신호를 발생하는데 사용된다. 사인파는 구형파 디지탈 신호로부터의 하모닉스를 제거하는 필터에 의해 전형적으로 형성된다. 그 다음, 클럭의 사인파 변형은 위상 시프터(508)로 공급된다. 위상 시프터(508)는 타이밍 코맨드 입력(420)의 세밀 시간 성분에 따라 사인파의 위상을 시프트한다. 디지탈'로 표기된 블럭(512)은 위상 시프트된 사인파를 구형파 신호로 변환하고, 콤바이너(412)로 전승된다. 한 실시예에서, 세일 시간 성분을 타이밍 코맨드 입력(420)의 목표한 위상 시프트의 사인 및 코사인을 표 사하는 2개의 아남로그 OC 레벨 신호(정해진 위상 시프트 값의 지속시 고정미지만, 새로운 위상 시프트값 일 때 변합)를 포함한다. 다른 설시예에서, 타이밍 코맨드는 추가로 급합되도록 이산 지연값 세트를 나 타내는 디지탈 라인 세트에다. 이를 2개의 예는 도 13 및 도 16의 도시에서 더 상세히 설명하였다. 다른 위상 시프트 회로는 이 기술의 당업자에게 명백한 비와 같이, 본 발명의 왕대하거나 특정한 특징의 장점으로부터 손상되지 않을 수 있다.

도 6은 타이밍 발생기(400)의 등작읍 실명하는 호흡도이다. 도 4 및 도 5을 참조하면, 단계(804)에서, 시스템 클릭(416)은 제1 주파수에서 Q.K 신호용 발생한다. 단계(608)에서, 조밀 타이밍 발생기(404)는 조밀 타이밍 신호(428)를 발생한다. 이 조림 타이밍 신호(428)는 프레임 기준 신호(432)에 관련된 신호 로, 타이밍 코맨드 입력(420)의 함수이다.

단계(612)에서, 세달 타이밍 발생기(408)는 타이밍 코맨드 입력(420)에 따른 프레이밍 신호에 관해 차례로 배치된 일련의 세밀 타이밍 신호 천이를 발생한다.

단계(616)에서, 콤바이너(412)는 조명 타이밍 산호(428)에 따른 세명 타이밍 산호 천이 중 하나를 선택하고, 최종 타이밍 산호(436)를 충력한다.

도 ''은 정말 타이밍 발생기(400)의 예시적인 삼행을 도시하는 불력도이다. 타이밍 발생기(400)는 CLK 신호을 발생하는 시스템 즐럭(416: 전압 제어 오살레이터 또는 YOQ로서 도시팅), 동기 카운터(704), 기 준 신호 발생기(708: 또는 기준 클럭 또는 RE CLK라 청합), 위상/주파수 검출기(712), 위상 동기 루프 (PLL) 플러(716), 비교기(720), 지면 위드 래치(728)를 포함한다. 세립 타이밍 발생기(408) 및 콤비이 너(412)는 간단히 하기 위해 단임 블럭으로서 도시되어 있다.

양호한 십시예에서, 키운터(704)는 시스템 클릭(416)에 의해 발생된 O.K 선호를 프레임 기준 선호(432)인 로우 비 신호로 분할한 통기 카운터이다. 또, 양호한 십시예에서, 비교기(720)는 8 비토 비교기(이고, (지연 워드) 래치(728)는 8 비트 래치이다. 프레임 기준 선호(432)는 시간 간격을 정의하고, 프레임 간격'이라 청해진다. 프레임 간격은 카운터(704)의 회상위 비트의 주기에 의해 정의된다.

또, 카운터(704)는 카운트값(764)을 출력한다. 카운트값(764)은 조립 시간 간격을 정의한다. 특히, 카운트값(764)은 현재 프레임에 발생하는 주기(436)의 수를 표시한다. 다시 말하면, 카운트값(764)은 현재 프레임의 게시로 인해 경과된 시간량을 표시한다.

사용자가 조밀 타이밍 신호(428)의 타이밍(즉, 양호한 십시예에서 조밀 지연 평스의 밥생 타이밍)을 선택하기 위해, 도시된 십시예는 비교기(720) 및 래치(728)를 사용한다. 목표한 조밀 시간 간격에 대용하는 카운트값(764)은 조밀 지연 워드(DCO - DC7)로서 도면에 도시한 바와 같이 래치(728)로 로드된다. 비교기(720)는 카운터(704)가 VCO(416)의 필스를 카운트할 때 카운터(704)의 값을 갖는 래치(728)에 래치된 DCO - DC7의 값을 비교한다. 카운터(704)의 값이 래치(728)의 값과 일치할 때, 조밀 타이밍 신호(428)는 상태를 변경시킨다. 양호한 십시예에서, 비교기(720)는 조밀 타이밍 필스의 형태에서 조밀 타이밍 신호(428)를 간단히 출력한다.

조밀 타이밍 신호(428)는 다음 간격에서 트리거하도록 세밀 타이밍 발생기(408)를 사용한다. 그 다음, 콤바이너(412)는 타이밍 출력(436)을 발생한다.

고 정밀 타이밍 발생기를 심행하는 한 어려움은 고 주파수에서 안정하고 정확한 주파수 소스의 이용이다. 고 주파수 신호 발생기의 특히 다루기 어려운 특징은 시간 이상 표류하는 경향이다. 그러나, 고속, 고 해상도 또는 광대역 시스템에서, 고 주파수가 증종 요구된다.

본 발명에서, 타이밍 발생기(400)는 VCD(416)의 안정성을 유지하기 위해 위상 동기 루프(PLL)를 사용한다. 도 7에 도시된 실시에에서, PLL은 위상/주파수 검출기(712 : 간단히 위상 검출기라 창합), RF CLK(708) 및 PLL 필터(716)를 포함한다. 정확성 및 안정성은 VCD(416)를 매우 정밀한 REF CLK(708)에 위상 락킹시킴으로써 제공된다. 예를 들면, 10 MR와 같은 주파수에서, 가장 안정하고 정확한 기준 신호 발생기는 상업적으로 사용가능하다(예를 들면, 크리스탈 오실레이터).

위상 검출기(712)는 REF CLK(708)에 의해 발생된 기준 신호(766)로 동기 카운터(프레임 기준 신호(432))의 협력을 비교하고 동기화한다. 프레임 신호(432)가 협소 반복 주파수(즉, 416 CLK 신호)로 분합되기때문에, 위상 검출기(712) 및 REF CLK(708)는 매우 낮은 주파수에서 동작한다. 위상 검출기(712)는 에러 신호를 출력하고, PLL 필터(716)에 의해 수신된다. PLL 필터(716)는 VCO가 REF CLK(708)에 동기화되도록 VCO(416)를 조정한다. 양호한 실시예에서, 위상 검출기는 기술(예를 물면, 모토롭라 MC14046)의 당업자에게서 공지된 위상/주파수 형태이다. 이 검출기는 넓은 락-인 범위를 허용하고, VCO의 결정적 탁-인을 보장한다.

정말 단이밍 발생기(400)의 등작을 더 명확해 하기 위해, 다음 예를 고려한다. 100 ns 프레임 간격의 시스템에서, 발명가는 100 ns 프레임 신호 후에 56 ns 지연된 단이밍 신호를 생산하기 원한다. 100 ns 프레임 간격은 390.6 ps의 256 조멸 지연 간격으로 분합된다. 그 다음, 조밀 지연값은 21인 (56·100/256)의 청수부일 수 있다. 세밀 지연값은 0.875인 나머지일 수 있다. 세밀 지연값은 조밀 지연 비율로 사이물의 0.875를 선택하는데 사용될 수 있다. 따라서, 사인 조사표(후술함)로부터의 'Ind'은 Ind's = 1n0'의 10.875을 스택하는데 사용될 수 있다. 따라서, 사인 조사표(후술함)로부터의 'Ind'은 Ind'로 Ind'으로 Ind's = 10.975) = -0.707일 수 있고, 코사인 표부터의 'Ind'은 Ind'로 Ind

도 8은 타이밍 회로 부분이 ASIC 참(802)을 사용하여 실행되는 한 실시예의 도면이다. 도 8은 어떻게 시스템이 ASIC 및 성분 기술과 최적 일치로 분할릴 수 있는지를 설명한다. 이 도면에서, 조밀 지연 (404), 세밀 지연(408) 및 콤바이너(412) 합수는 SIGe 칩(802)에 있고, DAC, RAM 및 VCO 함수는 오프 칩 에 있다. \$166 프로세스의 파워를 타이밍 함수에 포커상하는 동안, 이것은 DAC 및 RAM의 증례 기술의 최대 사용을 허용한다. 이것은 ASIC(602)의 민감한 타이밍으로부터 분리하는 RAM 및 DAC 과도 현상의 추가된 장전을 갖는다. 이 특징을 갖는 VCO(416) 입력을 유지하기 위해, 타이밍 및 프레임 중력 출력은 차등 신호로, 저타에 영합을 미칠 수 있는 공동 모드 노이즈 커플링을 감소시킨다. 이를 신호는 간단히 하기 위해 이 도면에 다르게 도시되어 있지 않다.

추가 장점은 처등 형태로 ASIC 회로를 실행학으로써 원어질 수 있다. 로젝은 충분히 처음 전류 스티어 링 로젝으로 실행되고, 이탈로그 회로는 철이 플릭 주파수에 무판한 정 전류를 흐르게 하도록 처음 증폭 기 및 평터를 포함한다. 이것은 협력에 지터를 도입할 수 있는 온 참 과도 현심을 최소화한다. 이를 회로는 이 기술의 등업자에게서 명박해결 수 있고, SIBE에 작용될 수 있는 에서적인 최로는 몇가지 열 라 미브러리에서 충분히 사용가능해결 수 있다. 그러나, 완벽하게 하기 위해, 에서적인 SIBE 차등 AND 게 이트는 도 22에 관련하여 확습하겠다.

도 6층 참조하여, 16 배트 자연값(808)은 프레임 기준 출력(432)의 각 사이출용 타이밍 시소템(800)에 입 역되고, 타이밍 신호는 구해전다. 지연값(808)은 레지스터(876)에 저장된다. 최상위 배트(488)는 ASIC(802)의 조밀 자연 래치(936으로서 후습함)에 직접 제공된다. KSB는 조밀 지연 워드(840(00) -DC7)824)을 포함한다, 최하위 베트(LS8)는 세밀 지연 워드(DFO - DF7)를 포함하고, IQ RAH(872, 871) 및 DAC(843, 845)를 통해 이탈로그 레벨로 변환된다. 및 신호(841)는 DFO - DF7의 특정한 KSB이다.

ASIC 직행 배스(804)는 데이타 인(DIN), 시프트 클릭(SOLK) 및 칩 셀렉트(CS) 신호를 갖는 3 앞이어 입력 이다. 직접 배스(804)는 슬래이브 모드에서 등작하도록 만들어지고, SOLK는 외부 소스로부터 ASIC 모듈 (802)에 제공된다. 칩 선택 판이 사용될 때, 도 9에 관련하여 후술한 배와 같이, 하이 데이타는 DIN 판 웹 통해 내부 시프트 레지스터로 중력된다.

&SIC(802)는 외부 2.56 8HZ 탐력(YCO(416))에 관련된 4개의 판을 갖는다. 전형적으로, 20 HHz 내지 40 HMZ 기준 탐력(708)은 VIN 판(812로 도시됨)의 ASIC에 제공되고, 2.56 BHz YCO(416)는 다른 판(일반적으로, 816로 도시됨)를 통해 제공된다. 이를 탐벅 신호는 ASIC(802) 내부의 주파수/위상 비교기에 통과되 어, PFDCut 판의 YCO 보장 신호(820)를 발생한다. 이 PFDCut 신호는 신호와 기준 클릭(708)에 위상 탁된 프레임 기준 출력(432)을 유지하기 위해 YCO(416)에 따드백된다.

달랭킹. 신호(828)는 ASIC(802)의 출력을 손상시키는 액티브 로우 신호로, 발생된 타이밍 필스급 방해한다.

ASIC가 구성 시프트 레지스터(920 : 도 9를 참조하라)의 FE 비트로 값會 시프트시킴으로써 선택된 조밀 데미타 워드 및 제어 신호를 래치하는데 사용하는 2가지 모드가 있다. ASIC(802)가 FE 모드에 있음 때 는 모든 프레임의 시작에서 래치한다. 이 모드에서, LE(래치 인에이블) 신호(832)는 모든 시간에서 로 우로 유지해야 한다. ASIC가 FE 모드가 아닐 때, LE(832)는 외부에 제공된 래치 인에이블로서 사용된다.

A/B 입력(836)은 내부 세밀 지연 회로가 ASIC 내의 조밀 필스를 지연하는데 사용되도록 선택하기 위해 사용된다. 이것의 최초 목적은 사용되는 저비용 및 최종 지지 부품을 허용하는 것이다. 예로서, A-DAC(843)가 설정되는 동안, B-DAC(848)는 사용되고, 역도 가능하다. 단지 한쌍의 DAC가 한 시간에 안정되도록 요구되기 때문에, 각 DAC 세트는 단일 논 핑 종 세트의 DAC가 동작하도록 요구되는 속도의 절반으로 동작하도록 요구한다. A/B 회로에 의해 영향을 받는 입력만이 InOA, InSOA, InOB 및 InSOB 라인이다.

A/B 신호(836)는 클립플립(854)에 의해 발생된다. 프레임 기준 출력 신호(432)는 클립플립(855)의 몰락 입력에 인가되고, 출력은 클립플립 입력에 공급된다. Q 출력은 ASIC 및 A 채널 IQ RAM(872)에 제공 된다. A 및 B 채널미 굉麥 패션으로 기능하기 때문에, Q 출력은 인버터(856)에 제공되고, B 채널 IQ RAM(871)을 구동하는데 사용된다.

세월 EI이밍 채널(A 및 B)은 세월 EI이밍 신호(InOA, InSOA, InOB 및 InSOB)로 조월 지연 워드(DCO -DC7)를 지연하는 전파 지연을 도입한다. 이 지연은 한 쌍의 파이프라인 지연(860 및 888)을 통해 DCO -DC7 및 E/L 신호(841)를 지연함으로써 보상된다. 따라서, 조밀 및 세일 시간값은 즐립플룹(855) 및 파 이프라인 지연(860 및 858)에 대한 클럭 입력으로서 프레임 기준 출력 신호(432)를 사용하여 동기화된다.

A/B 합수를 사용하지 않음으로써 절약될 수 있다. 이 경우에, A/B 신호(836)는 디자이너의 선택에 의해하이 또는 로무로 결합되고, 단지 하나 대용하는 DAC 세트는 필요하며, 파이프라인 지연 블럭(858 및 860)은 제거될 수 있다. 이 시스템 성능은 연속적인 코드 위치가 DAC 설정 시간에 더 밀접할 수 있다는 사실이 총격적이다. 모든 코드 위치가 LE 래치 모드에 도달할 수 있을지라도, 이 구성은 전형적으로 50 1의 코드 공간이 설정 시간 동안 표기된 단순한 시스템에 사용된다. 이러한 시스템에서, 지연 워드는 FE 신호의 상승 엣지에 래치되고, 프레임의 첫번째 50 1(100 ms 프레임의 50 ms)는 사용되지 않는다. 코드는 이 영역에 발생되지 않는다.

레지스터(876)로부터의 ISS는 조밀 지연 워드(724)를 포함하고, 8 비트 병렬 조밀 지연값을 ASIC(802)에 제공한다. 이 값은 후습한 바와 같이 ASIC 내의 세밀 지연 회로에 의해 발생된 세밀 지연값과 결합되도록 조밀 지연 윈도우를 선택한다. 파이프라인 지연(860)은 여기에서 설명 관점이고 관련된 기습의 당업자들에게서 명백해결 수 있는 방식으로 조밀 지연 워드(724)의 로딩을 프레임 기준 출력(432)과 동기화시키기 위해 제공된다.

ASIC(802)의 세립 지연 회로에 대한 5개 이날로그 입력이 있다. InOA 및 In90A는 A 세밀 지연 회로에 대한 IQ(사인, 코사인) 입력이고, InOB 및 In90B는 B 세밀 지연 회로에 대한 IQ 입력이다. InRe(868) 는 기준 전입을 IQ 입력에 제공하는 이날로그 신호이다. InRef는 다른 아날로그 입력 영역의 중간에 설 정월 수 있다. 예를 들면, InO 및 In900| I과 4 Y 사이일 때, InRef는 2.5 Y로 설정될 수 있다.

E/L(초기/최종) 신호(841)는 세밀 지연 회로의 내부 조밀 지연 펄스가 기준으로서 사용되도록 선택하여

제공된다. 후술한 바와 같이, ASIC 칩(602)의 바부에서, 조밀 지연 필스는 절반 물력 사이클에 의해 지 연된 신호의 변행을 형성하는 클립클롭을 통해 동작된다. 최초 조밀 지연 필스는 초기 필스로서 공지되 더 있고, 지연된 변형은 최종 필스로서 공지되다 있다. F/L 신호는 세밀 출력 지연용 기준 조밀 집 스가 최종 출력 지연의 생성을 위해 세밀 지연 회로에 명령한다. 이 신호의 타이밍은 IQ RAM(672)의 구성에 의존한다. E/L 회로없이, ASIC는 전체 세밀 지연 스팬에 검쳐 사용가능한 단일 조밀 지연 필스 가 없기 때문에 전체 100 % 코딩 스팬을 커버할 수 없다. E/L 신호는 최초 조밀 지연 필스가 커버할 수 없는 영역을 체우도록 다른 조밀 지연 필스를 선택한다.

도 8에 도시한 심형에서, 세밀 지면의 디지함 값은 레지스터(876)의 하부 8 비트이다. 이룹 디지함 값은 이 RAH(872, 871)의 사인값 및 코사인 값을 조사하는데 사용된 다음, DAC(843 및 845)에 의한 아남로 그 값으로 변환된다. 이를 아남로그 값은 혹습한 바와 같이 세밀 지연을 발생하기 위해 ASIC(882)에 의해 사용된다.

에서적인 설정에서, 불량크 신호(628)는 ASIC 출력이 인에이붑되도록 하이로 고정할 수 있다. A/B 라인 (636)은 아날로그 입력에 사용될에 따라 각 프레임을 가진 하이, 로우 또는 토글링이다. LE 라인(63 2)은 로우로 고정되고, 직접 버스는 FE 모드를 신력하도록 사용될 수 있다. 이것은 율력에 내부적으로 가진 하이는 지연을 생정하는 ASIC을 설정하는데 사용될 수 있다. 이것은 율력에 내부적으로 사용될 수 있다. 지연 워드(676)의 최상위 8 버트는 ASIC 조일 워드 입력에 골급되도록 8 버트 조일 워드 (644)로서 직접적으로 사용될 수 있다. 최하위 8 버트는 IQ RAM(672)에 진송될 수 있는 이드레스를 포함할 수 있다. 특정한 어드레스를 1 및 Q RAM에서 활성하는 데이터는 2개의 다른 DAC에 공급될 수 있다. 2개의 다른 BAC는 O도 신호용 DAC 및 90도 신호용 BACOIC: IQ RAM(이 시프트된 데이터 테이블 (10 RAM 부분을 참조하라)에 로드릴 때, 세월 지연 워드의 최상위 버트는 ASIC의 E/L 입력(641)에 함송될 수 있다. 그 다음, ASIC는 값이 16 버트 지연 워드(608)에 의해 공급되는 것마다 암치하도록 지연된 타이팅 출력(436)에서 필스를 생성함 수 있다.

분 발명은 2개의 세일 지연 시스템/회로(A 및 B)로 양호하게 실행된다. 2개의 세일 지연 최로 중 한 회로는 성정되도록 함과 동시에 다른 회로가 사용된다. 이것은 동일 성능을 유지하는 저가 부품의 사용을 허용한다.

도 9는 본 발명의 양호한 실시에에 따라 더 상세히 조밀 타이밍 발생기(404)를 설명한다. 이 실시에는 다른 클릭 비 및 다른 모드의 타이밍 발생기의 동작을 적용하는 특징을 포함한다. 도 9를 참조하면, 구성 시프트 레지스터(920)는 다양한 내부 상태를 설정하는데 사용된다. 미N 및 SCLK로 표기된 2개의 입력은 CS(첩 선택)에 의해 인에이탈릴 때, 각각 구성 데이타 및 레지스터에 데이타를 저장하는 관련된 클릭을 공급한다. SS 및 S6으로 표기된 2개의 비트는 각각 조밀 자연 시스템의 모듈 크기 및 관련된 분합 비를 제어하는 구성 비트이다. © 및 D1 구성 비트는 기준 클릭에 인기된 분할 비를 제어하고, FE 비트는 지연 레지스터 래치 모드를 설정한다. SCLK 입력이 구성 시프트 레지스터(920)에 인기될 때, SS, S6, D0, D1 및 FE의 목표한 값은 O1 기술의 당엽자들에게서 명백해질 수 있는 바와 같이 DIN 입력에 직별로 공급되고, 시프트 레지스터 포맷의 연속 위치에 저장된다.

도 9의 조밀 지면 시스템의 상세한 동작은 다음과 같은데, 기준 클럭(708)으로부터의 기준 신호는 버퍼 (904)를 통해 통과하여 멀티플렉서(MUX: 908)에 수신된다. 또,버퍼(904)의 촬력은 각각 2로 나누어져 구성된 한생의 직렬로 접속된 클립즐롭음(912 및 916)을 통해 통과한다. 각 클립플롭은 자체의 출력을 제공한다. 그 다음, MUX는 00 및 01 입력에 따라 쏠력률 중 한 출력을 선택한다. 따라서, MUX는 직접 기준 클럭 중에서 이 클럭의 2로 나누어지고 4로 나누어진 변형을 선택할 수 있다. MUX의 출력은 기준 클럭 중에서 이 클럭의 2로 나누어지고 4로 나누어진 변형을 선택할 수 있다. MUX의 출력은 기준 클럭 입력으로서 주파수/위상 검출기(PFD: 924)에 공급된다. 또, VCC(416)는 후술될 수 있는 선택가능한 분할 체인을 통해 진행하며 PTD(924)의 VCO 입력에 공급된다. PFD(924)의 출력은 위상 동기 루프 함수를완성하기 위해 VCO 주파수 제어 입력을 구동하는 루프 필터(716: 도 7를 참조하라)에 결합된 충전 펌프(CP: 948)를 구동한다.

차등 클릭 버퍼(928)는 차등 입력 YCO+ 및 YCO-를 수산한다(YCO 신호는 단일 YCO(426)로서 도 4, 도 5 및 도 7에 설명되어 있다). 클릭 버퍼(928)의 목적은 2,56 Btz 입력 신호의 분리 및 공동 모드 노이즈 거 부룹 제공하기 위한 것이다. 한 실시에에서, 이것은 ASIC(본 발명의 정밀 타이밍 발생기를 포함하는) 에 대한 입력 신호이고, 접지 바운스 분리는 바람직해진다. 클릭 버퍼(928)의 출력은 다양한 온첩 최로 를 구동하는 주요 클릭 신호 CLK이다.

CLK 신호는 가변 길이, 자유 진행, 동기 카운터인 동기 카운터(\$32)를 구동하는데 사용된다. 카운터의 유효 길이 및 최종 분할 비는 MIX(944)의 출력 비트로서 3개의 최상위 비트 중 한 비트를 선택함으로써 설정된다. MIX(944)의 출력은 프레임 산호 또는 프레임 기준 필스(FRP: 964)라 청해진다. FRP(964) 는 6 비트, 7 비트 또는 8 비트의 동기 카운터(932: MIX(944)를 통해 S5 및 S6에 의해 선택된 비와 같이) 중 하나이다. 그 다음, FRP는 접지 비운스 및 노이즈 커플릭을 최소화시키기 위해 차동 버퍼 (968)를 통해 출력된다. S5 및 S6 구성 비트는 출력에 공급되는 카운터 비트를 선택한다.

전형적인 동작에서, 입력 VCO 클릭은 2.56 GHz입 수 있고, 분합 비는 256으로 설정될 수 있다. 이 경우에, 분합된 협력 신호는 10 MHz이다. 이것은 10 MHz의 시스템 프레임 비를 발생한다. 유사한 방식으로, 128 또는 64의 분합 비는 각각 20 MHz 또는 40 MHz 시스템 프레임 비가 된다.

래치(936)는 조명 지면 워드(DCO - DC7), 초기/최종(E/L) 신호 입력 및 A/B 신호 입력을 수신한다. 이를 입력은 래치되고, 필요한 등작 시간 동안 입정하게 유지된다. 내부 스트로브(ITSB) 신호(966)는 래치(936)의 로딩을 허용한다. ITSB 신호(955)는 로직 게이트(969 및 970)를 통해, FE 구성 코맨드, 프레임 기준 필스(FRP: 964) 및 래치 인에이를 IE 입력 신호에 기초하여 합생된다.

본 발명의 특징은 내부 프레임 기준 래청 모드이다. 이 모드에서, 새로운 지연값은 프레임 클릭 신호의 하강 엣지에 래치된다. 내부 프레임 기준 래청 모드를 사용하기 위해, FE는 하이로 시프트 레지스터 (920)에 저장될 수 있고, LE는 로우로 유지될 수 있다(LE는 내부 프레임 신호 래청 모드를 바이패스할 필 요가 있을 때 하이 또는 로우로 바이어스되는 외부 신호로서 회로에 간단히 제공될 수 있다). FE가 로 우일 때, LE 신호의 하이 천이는 입력 데이타(즉, A/B, E/L 및 DCO - DC7)를 래치한다. 따라서, 외부에 서 제어하는 LE 러청 모드는 100 % 프레임 커버리지를 허용한다(100 % 프레임 커버리지는 모든 가능한 조 임 프레임값이 프로그램가능한을 의미한다)... 미것은 조밀 시간 지연값에서 얼어진 설정 시간 준안정 효 과를 유지하기 위해 이 외부 제어에 의해 필요할 때 이동하도록 설정 시간을 허용한다. 설정 시간은 LE 신호의 미중의 결과로서 미동한다. 그러나, 외부 최로가 입력 데미타를 양호하게 래치하도록 프레임의 다른 시간에 LE 신호를 공급하는 것이 필요해진다. LE 신호의 위치는 온-더 플라미 계산하거나 미리 계 산할 수 있고, 관련된 조밀 및 세일 지연값으로 기약할 수 있다.

LE 선호는 FE가 FRP(964) 대신에 로우입 때 래치를 압력하는데 사용된다. FRP가 데이터를 레치하는데 사용될 경우, 프레임의 제1 2개 조망 번은 CDP 참소 선호를 발생할 수 없으므로, 내부 불편칭 선호 ILD는 1738 선호 후 2개 클릭 사이쯤을 CDP를 플랭크한다. 또, CDP 신호의 결할은 FDP 출력 신호를 자지시킨다. ILB 신호는 플릭 지연 블릭(956)에 의해 발생된다.

때라서, LE는 프레임의 어디서나 발생할 수 있는 비용기 입력이지만, LE 엣지 후의 2개 조립 빈은 비교기 (940 : 후술함)의 설정 문제로 인한 출력 출스용으로 사용할 수 없다. 설정 시간을 대기지 않도록 타이밍 입력 워드와 나면, 뭐치를 조화시키는 것이 시스템 사용자에게 달려 있다. 한 실시에에서, 2개의 LE 신호는 사용될 수 있는데, 한 신호는 다른 신호로부터 적어도 2개의 조립 지연 감격으로 지연된다. LE 신호 선택 비트는 조립 지연 값용으로 적합한 LE 신호를 선택하기 위해 조립 지연 워드(DCO - DC7)의 값에 따라 발생될 수 있다. LE 신호는 조립 지연 워드에 대용하는 지연값 이전에 적어도 2개의 조립 지연 간격이 있는 한 사용될 수 있다.

여름 들면, 도 10에서 설명한 바와 같이, 목표한 조립 지연(조립 지연 워드(DCO - DC7)에 관련된 지연 값)이 프레임 12 제1 절반에 있는 경우, LEI은 프레임의 제1 절반에 어떤 조립 지연값을 허용하는 래치 를 로드하는데 사용될 수 있다. 목표한 조립 지연이 프레임 12 제2 절반이 있을 경우, LEI는 사용될 수 있다. LE 위치에 대한 단지 2가지 선택으로, 연속적인 출력 절스 신호를 사이를 구분하는 최소 시간 의 제한이 있음에 주목할 수 있다. 따라서, LEI를 가진 로딩은 XI의 최종 1/4의 필스를 사용하지 못하 게 한다. 이것은 필스가 서로 1/2 프레임에 가까워지는 것을 방지한다. 필스가 서로에 대해 1/2 프레 임보다 더 립접하게 될 경우, LE에 대한 2개 이상의 가능한 위치는 시스템에 약해 제공된다.

비교기(940)는 조밀 지면 함수의 중심으로 형성한다. 비교기(940)는 35 및 36 비트 에 의해 선택된 비트의 수에 따라 데이타 워드(DCO - DC7)의 필요한 비트를 카운터(932)에 의한 비트 출력의 대용하는 수와 비교한다.

카운터(932)의 값이 래치(936)의 값과 일치할 때, 조밀 지연 필스(COP)는 발생된다. 전술한 바와 같이, 35 및 36은 카운터의 유효 길이를 제어한다. 이에 대용하여, 이것은 목표한 비트만이 비교되도록 비교 동작의 길이를 제어해야 한다. 분할기(932)가 각각 256, 128 또는 64로 분활하도록 구성될 때, 비교기 (940)는 8, 7 또는 6을 비교한다. 이 방식에서, COP는 프레임마다 방생될 수 있다.

비교기(940)의 출력은 클립音름(948)에 의해 수신되고, CLK 신호에 의해 클릭된다. 이것은 최종 신호의 EIOI밍을 재동기화시킨다. 클립플롬(948)의 출력은 AND 게이트(952)에 의해 수신된다. 또, AND 게이트(952)는 클릭 지연 블릭(956)으로부터 신호 ILB 및 블랭킹 신호(960)를 수산한다. 블랭킹 신호 입력 (960)은 응용 조건에 따른 출력 필스의 생성을 막도록 사용자에게 사용될 수 있다. AND 게이트(952)는 조립 지연 필스(CDP)를 출력한다. CDP는 1개의 VCO 시간 주기와 동일한 지속을 갖는다.

도 11은 LE, E/L 및 A/B 개념과 관련된다. LE EN이밍은 1102에서 각 프레임의 시작에서 조밀 지연 워드의 래청을 조정한다. LE EN이밍은 세밀 지연 회로가 1104에서 프레임별 기준으로서 사용될 수 있는 내부 조말 지연 필스를 선택한다. 마지막으로, A/B EN이밍은 프레임-프레임 세밀 EN이밍 설정을 조정한다.

도 12는 본 발명의 한 실시에의 세립 지연 및 콤바이너 합수의 더 상세한 설명을 도시한다. 전술한 바와 같이, CDP 신호는 한 YCO 시간 주기의 지속을 갖는다. 이 시간 김이는 너무 짧아 외부 회로를 구동할 수 없다. 필스 스트레처(1204)는 총분히 긴 CDP를 보장하는데 사용된다. 필스 스트레처는 CDP 신호의 김이를 연장하도록 주요 물럭 신호 CLK(클럭 버퍼(928)로부터)를 사용한다.

CDP 필스는 목표한 양만큼 CDP을 스트레치하는 필스 스트레치(1204)에 의해 수신된다. 본 발명의 한 살 시예에서, 필스 스트레치(1204)는 400 ps CDP을 6.4 ns 필스로 스트레치한다. 필스 스트레치(1204)는 클립즐롤(1212)에 결합되고, Q 출력은 플립 즐롤(1208)의 D 입력에 결합된다. 스트레치된 CDP는 즐립증 볼(1208) 및 1212)에 의해 수신된다. 플립즐롤(1208)은 CLK의 내가티브 엣지로 클릭되고, 플립즐롤(1212)은 CLK의 포지티브 엣지로 클릭된다. 각 플립즐롤은 MUX(1216)에 결합되고 초기/최종(E/L) 신호에 기초한 CDP를 선택한다. 2개의 플립즐롤은 각 프레임이 다른 지역값을 갖기 때문에 여기에서 사용될 에 주의한다. 사실, 지역값은 어디서나 400 ps 주기월 수 있다. E/L 신호는 보정 지역을 갖는 CDP를 선택하기 위해 MUX(1216)에 의한 사용된다. MUX(1216)의 출력은 콤바이너 플립즐롤(1232)의 D 입력으로 서 제공된다.

진습한 바와 같이, 정밀 시간 밥생기는 도 12에서 1220 및 1224로서 설명된 2개의 세밀 시간 밥생기(A 및 B)를 포할한다. 2개의 세밀 시간 밥생기는 세밀 시간 밥생기 입력용으로 필요한 설정 시간을 회복하는데 사용된다. 예를 들면, 세밀 시간 밥생기(1220)는 제1 프레임 동안 세밀 시간 지연을 형성하는데 사용되다. 예를 들면, 세밀 시간 밥생기(1220)는 제1 프레임 동안 세밀 시간 지연을 형성하는데 사용되지만, 다음 프레임의 입력은 세밀 시간 밥생기(1224)에 공급된다. 이것은 본 밥명이 프레임-프레임 기준의 프레임 내에서 모든 가능한 세말 시간 지연 간격의 100 % 커버리지를 달성하도록 허용한다.

세밀 시간 발생기(1220)는 제1 프레임용 시간의 세밀 시간 부분을 형성하는데 사용되고, 세밀 시간 발생기(1224)는 다음 프레임용 세밀 시간 지연을 형성하는데 사용된다. 세밀 타미밍 주기가 (8 비트 DAC 또는 256 로 분할된 100 ns로 가정하여) 1.6 ps 정도이기 때문에, 제1 프레임의 말단을 향해 필요한 세밀시간 지연을 생성하기 위한 단일 세밀 시간 발생기의 시간이 총분하지 않고, 그 다음 프레임용 세밀시간지연이 프레임의 시작에 있을 경우 다음 프레임의 시간 요구를 수산한다.

세밀 시간 발생기 선택은 A/B 선택 신호(1219)를 사용하여 행해진다. 세밀 EIOI밍 지연 발생기(1220 및

NIBLEBERY.

1224)는 디지탈-아날로그 컨버터(DAC)를 사용하여 살행된다. A/B 전략 신호(1219)는 100 % 프레임 커버리지를 제공하기 위한 능력을 유지하는 동안 더 느린 DAC의 사용을 허용하도록 제공된다. 이 동작 모드에서, 1220 또는 1224는 구동되고 설치될과 동시에, 지연 출력은 다른 것으로부터 일어진다. 다음 출력 필스에 대하, 제1 세밀 타이밍 지연 발생기는 선택되고, 제2 세밀 타이밍 지연 발생기는 새로운 값을 수신하고 다음 프레임 세일 시간 지연을 생성하기 위해 설치된다.

본 발명의 좀비이너 회로는 MIX(1226)로부터 세월 지연 출력 신호에 접속된 클릭 입력 및 MIX(1216)로부터 조일 지연 출력 산호에 접속된 데이타 입력을 갖는 엣지 트리개된 클립플론(1232)에다. 따라서, 정 말한 타이임은 세월 지연 산호에 의해 결정되고, 초월 지연 산호는 사용된 세월 지연 천이를 선택하기 위해 제공된다. 미것을 달성하기 위해 클립플론(1232)의 설정 시간은 관측되어야 한다. 이것은 제X(1216)를 통해 2개의 다른 CUP 선호 중 한 산호를 선택하는 F/L 산호에 의해 보장된다. 요 산호를 결정하는 알고리즘은 후술하였다. 클립플론(1232)의 출력은 자동 출력 버퍼 최로(1236)를 구동하고, 세임 지연 자동 출력(FUP+및 FDP-)를 생성하기 위해 접지 반응소 및 노이즈 커플링을 최소화한다.

도 13은 세일 타이밍 방생기의 한 실시해를 상세히 설명한다. 간단히 말하면, 이 세일 시간 발생기는 정말 자연 또는 위상 시프트용으로 사용된 1/0 모듈러이다. 이 1/0 위상 시프트 회로는 각도 추가용 기 본적인 삼각 함수 관계를 총족시킨다:

sin(A + B) = sinA cosB + cosA sinB.

대기에서, A는 위상 시프트 신호(1344 및 1348)의 시간 의존성을 표시한다는 A = 2素ft,

(f는 CLK 신호의 주파수이고, t는 시간이다). 각도 8는 이를 각각의 사인 및 코사인 레벨 신호의 형태에서 멀티플라이어(1320 및 1328)의 입력에 인가된 목표한 위상 시프트 각도이다:

INCOS = cosB = INO - InRef

INSIN = sinB = INSO - InRef.

여기에서, InRef는 INCOS 및 INSIN을 단국 산호미도록 허용하는데 사용립 수 있는 DC 기준 신호미교, 회로 오프셋을 보정할 수 있다.

[[] 라시

 $\sin(2\pi ft + B) = \sin(2\pi ft) \cdot INCOS + \cos(2\pi ft) \cdot INSIN$  OIZIOLA.

sin(2xft + B)는 출력 신호(1356)이고,

sin(2xft) INCOS는 멀티플라이어(1320)의 출력(1360)이며,

cos(2xft) INSIN는 멀티플라이어(1328)의 출력(1364)이다.

초기에, 직렬로 접속된 3개의 로우패스 필터(1304, 1308) 및 RC 네트워크(RC1301/C1303)는 CLK 신호를 필터한다. 로우패스 필터(1304 및 1308)는 CLK 신호로부터의 고주파수 성분을 제거하고, 사인파를 출력한다. 로우패스 필터(1304 및 1308)는 CLK 신호로부터의 고주파수 성분을 제거하고, 사인파를 출력한다. 즐리 위상 필터(1312)는 사인파를 수신하기 위해 필터(1308)에 결합되고, 사인파(sin(2πft): 1344) 및 코사인파(cos(2πft): 1348)를 출력한다. 증축기(1316)에서, 신호 INCOS 및 cos8(8는 목표한 지연 위상 시프트 각도이다)는 수신된다. 또, 증축기(1324)에서, 신호 INCOS 및 ROBE 수신된다. 멀티클라이어(1320)는 INCOS 및 Sin2πft를 수신하고, 발생 신호(1360)를 출력한다. 멀티클라이어(1320)는 INCOS 및 Sin2πft를 수신하고, 발생 신호(1360)를 출력한다. 멀티클라이어(1320 및 1328)에 결합된 합산기(1332)는 이를 각각의 발생 신호(1364)를 출력한다. 메라에 (1332)의 출력(1352)은 목표한 지연 8를 갖는 사인파이다. 비교기(1336)는 합산기(1332)로부터 Cos(#t-t8)를 수신하고, 1358에 도시한 바와 같이 목표한 지연 8를 갖는 구형파 불력을 출력한다. 회로 성분은 추가 위상 시프트를 도압할 수 있지만, 여기에 설명한 주의깊은 회로 설계 및 계산 단계는 이를 위상 시프트를 제거할 수 있다.

도 14는 도 13의 PFF 함수용으로 사용됩 수 있는 예시적인 즐리 위상 필터를 도시한다. 이 도면에서, C1306 및 R1303은 입력 신호(1340) 이전에 출력 신호(1344)를 45도 시프트하는 리드 네트워크를 형성한다. 이 출력 신호는 편의상 OUTCOI라 표기된다. R1304 및 C1307은 입력 신호(1340) 이후에 출력 신호(1348)를 45도 시프트하는 라그 네트워크를 형성한다. 이 출력 신호를 편의상 OUTSOOI라 표기된다. 입력 구동은 로우 임피던스이어야 하고, 출력 로드는 위상 네트워크를 로드시킬 수 없도록 하이 임피던스이어야 한다.

도 15는 본 발명의 한 설시예에 따른 세밀 지연 및 콤바이너 회로의 기본 동작을 설명하는 타이밍도이다. 도 13 및 도 15를 참조하여, CLK 신호 입력은 판련된 성분을 갖는 필터 회로(1304 및 1308)에 의해 필터 된다. 이 필터는 구형파 QLK 신호로 하모닉스 메너지을 제거하고, 가까운 사인파 신호(1340)를 발생한 다. 이 사인파 신호는 이 필터링의 결과로서 소청의 고정된 위상 시프트를 가질 수 있지만, 간단히 하 기 위해 CLK와 동기하여 도시되어 있다. 사인파 신호는 위상 시프트 네트워크(1312, 1320, 1328, 133 2)에 의해 시프트된다. 이것은 시프트된 사인파(1356)를 발생한다. 이 시프트된 사인파는 증폭기 (1336)의 로직 클릭을 역 변환시키기 위해 필요한 경우 증폭되고 레벨 시프트된다. 슈마트 트리거 스 타밀 포지티브 피드백은 이 합수용으로 유용해질 수 있다.

FRP 신호(432)는 하나의 출력 필스만이 발생될 수 있는 동안의 프레임 시간을 나타낸다. CDP 신호(428)는 조밀 지연 발생기의 출력이고, CLK와 동기된다. 이것은 CLK로부터 고정된 위상 오프셋을 가접 수 있지만, 간단히 하기 위해 동기하며 도시되어 있다. 지연된 필스(429)는 CDP 신호가 하이로 진행한 이 후 세일 지면 열력(1956)의 제1 상승 엣지를 열성한다. 출력 필스의 세일 포지셔닝이 우선적으로 세일 지면 신호에 따라 변하고, 설정 시간이 충분한 동안 COP 신호 엣지의 지터가 이차 효과만을 약하게 할 수 있음이 평가될 수 있다. COP는 참당적이고 세일 지면 신호의 엣지를 선택하도록 작용한다.

도 16은 도 9 및 도 12개 관련하여 진습한 초기/최종(E/L) 선호를 상세히 설명하는 타이밍도이다. E/L 선호는 100 % 카바리지를 갖는 조일 지연 간격(또, 술롯 또는 빈미라 참할) 어디서나 세일 지연 경수 (FIP)를 배치하는데 사용된다. 세월 지연 결소 상승 첫지가 조일 지연 간격 어디서나 있기 때문에, 어떤 범위의 세일 지연 값이 콤바이너 불립들은(1232)의 준안장 범위에 너무 가까워 정확한 결과를 얻을 수 없다. 이 문제점을 해결하기 위해, 스트레치된 COP(결소 스트레치(1204)의 충축)의 2개의 제물적된 변형이 형성된다. 도 12개 설명한 배와 같이, 초기 변형(E)은 CLK의 하강 첫지의 협립률을(1217)에 의해 형성된다. 복장 변형(L)은 CLK의 상승 첫지의 출립률을(1208)에 의해 형성된다. E 신호 또는 L 신호 본 MX 제대 선호로서 E/L을 사용하여 MX(1216)에 의해 선택된다. MX(1216)의 출력은 콤바이너 클립 클립(1232)의 D 입력으로서 사용한다.

도 16은 상기 신호의 타이밍 판계를 도시한다. (LK는 100 ns 포레임을 (데이타 워드(DCO - DC7)를 통해) 256 조일 지연 간격으로 나눈 결과인 주기가 100/256 ns(= 390 ps)인 물럭 신호이다. SOUP(T)는 지연 시간 T 동안 소트레처된 조일 지연 집스이다. 지연 시간 T는 값 T, 0 < = T < 256이 (내부 FE 레치 모드에서) 포레임의 시작에서 (조명 데이타 워드(DCO - DC7)를 통해 개치(936)로 입력됨을 의미한다. E(T)는 T가 로드릴 경우 최종 필스이다. 또, 도시한 L(T+1)은 T-1이 사용될 경우 최종 필스이다. 또, 도시한 L(T+1)은 T-1이 사용될 경우 최종 필스이다.

목표한 촬역이 조일 자연 슬롯의 제1 1/4에서 발생형 경우, 세일 지면 세IX(1228)의 각 상승 엣지는 도 16 에서 FD로 표기된 라인의 빗금 영역에 있을 수 있다. 시간 1억 제1 1/4에 있는 FDP 상승 엣지에서, L(T-1)이 D 입력으로서 클립즐롭(1232)에 사용될 수 있음을 알 수 있다. 이것은 래치(936)가 T-1로 로 드되고, FTL은 L을 선택하도록 설정되는 것이 필요하다.

목표한 출력이 조밀 지연 습룟의 증간 절반에서 발견될 경우, 세립 지연 MIX(1228)의 각 상승 엣지는 도 16에서 빠로 표기된 라인의 빗금 영역에 있을 수 있다. 시간 1의 증간 절반에 있는 FDP 상승 엣지에 대 해, E(T)가 D 입력으로서 1232에 사용될 수 있음을 알 수 있다. 이것은 래치(936)가 T로 로드되고 E/L 이 E를 선택하도록 설정되는 것이 필요하다.

목표한 협력이 조림 지면 슬롯의 최종 1/4에 있는 경우, 세밀 지면 MIX(1228)의 각 상승 엣지는 도 16에 서 LQ로 표기된 라인의 빗금 영역에 있을 수 있다. 시간 T의 최종 1/4에 있는 FUP 상승 엣지에 대해, E(T)가 D 립력으로서 1232에 사용될 수 있음을 알 수 있다. 이것은 래치(936)가 T로 로드되고 E/LDI L을 선택하도록 설정되는 것이 필요하다.

전술은 클립플롭(1232)의 클릭이 D 입력으로부터 적어도 1/4의 조밀 지연 시간으로, 어떤 설정 또는 유지 위반을 따함을 보장한다.

전파 지연, 사인파 컨버터에 대한 클릭의 위상 시프트 및 다른 소스로 인한 세밀 지연 발생기(1220, 1224 및 1228)에서 지연이 고정된다. 이를 지연은 준안정 점에 놓인 소정의 머드레스 위치에 이 점이 놓이 도록 사인/코사인 RAM 표를 조정하고 결정된 고정 오프셋을 추가함으로써 교정을 사용하여 제거된다. 준안정 점은 EA를 설정함으로써 E를 발견한 다음, 디지탈 세밀 지연값을 변화시킴과 동시에, FDP를 감시한다. 세밀 지연의 소정 값으로, 출력 FDP는 하나의 조밀 지연과 동일한 시간을 점프할 수 있다. 이 점은 제로 시간 지연용으로 필요한 사인 및 코사인값을 제공한다. 이 에러는 오프셋을 디지탈 세밀 지연에 (조밀 지연 간격 당 세밀 지연 번의 수를 법으로 하여) 추가하거나 위치에 대한 제로 점의 어드레스값이 상기 교정 절차에서 발견되도록 사인/코사인 RAM의 내용을 교대로 함으로써 보정될 수 있다.

또, 사민/코사인 RAM 표는 사인 신호와 코사인 신호 사이의 불완전한 90도 위상 시프트 또는 IP형의 이상적 사인 합수로부터의 변형으로 인한 비선형성 또는 주기적 에러와 같은 다른 에러를 보정할 수 있다. 이것은 보정 영역을 지나가고 전술한 이상적 사인 및 코사인값 대신에 적합한 RAM의 보정값을 저장함으로 써 달성릴 수 있다.

다른 실시예에서, 더 간단한 E/L은 제로 디지탐값이 조밀 지연으로 클럭 필스의 1/4을 발생하는 클럭을 형성하도록 조밀 지연 시간의 1/4과 동일한 양의 IQ RAM의 내용을 시프트시킴으로써 달성될 수 있다. 이 시프트는 전술한 보정 단계에 추가된다.

RAM 어드레스 제로에서 최종 클릭 엣지는 도 17에서 A로 표기된다. 이것이 행해질 때, 세밀 지연 클릭 의 상송 엣지가 도 17의 라인 또의 비금 영역에 존재하도록 목표한 세밀 지연이 값의 제1 절반에 있을 경 우, 1의 값은 진술한 바와 같이 조밀 지연용으로 로드릴 수 있고, E(T)는 D 입력으로서 사용될 수 있다. 목표한 세밀 지연이 제2 절반에 있을 경우, 도 17의 SL에서와 같이, T의 값은 로드릴 수 있고, L(T)는 사용될 수 있다. T 값만이 사용되고 E/L 신호가 레지스터(876)로부터의 세밀 지연값의 상부 비트임에 주 의한다. 또, 이 스킴은 클립플롭(1232)의 클릭이 어떤 설정 또는 유지 위반을 D 입력으로부터의 적어도 조밀 지연 시간의 1/4임을 보장한다.

도 18은 세월 타이밍의 다른 10 위상 시프트 해결 방법을 설명한다. 디지탈 CLK 입력은(1804가 도 13의 1304 - 1308와 동말함에 주목한다) 필터링함으로써 사인파로 변환된다. 이 협력은 1808, 1812에 배퍼될수 있고, 2개의 이탈로그 멀타클라이어(1816, 1820)에 공급된다. 멀타클라이어(1816, 1820)는 목표한 위상 시프트 각도(160 및 1690)의 사인 코사인을 나타내는 따라벨에 약해 제어된다. 그 다음, 멀타클레이어(1816, 1820)의 협력은 열타클라이어에 공급된 각각의 사인값 및 교사인값에 비례한 상대 진족을 갖는 동상 사인파이다. 배퍼(1832, 1836)는 R1 및 C1을 포함하는 RC 네트워크에 공급될 때, 멀티클레이어 협력이 제로 근처 임피던스를 갖는 것을 보장하도록 사용된다. 상부 사인파는 점 4에서 점 8까지 45도 뒤떨어진다. 하부 사인파는 점 C에서 8까지 45도 맞선다. 결과는 도 13에서와 동말한 수학에 기초한 위상 시프타를 형성하는 90도 위상 차가 있는 2개의 사인파이다. 그 다음, 합산된 신호(1840)는 RC 회로의 로드를 피하기 위해 1844에서 증폭된 고임피던스이다. 이 신호는 비교기(1846)(도 13에서 슈미트트리거(1336)에 의해 실행된 동일 함수를 참조하라) 및 사인파를 디지탈 신호로 변환하는 다른 높은 게인

## 단에 공급된다.

또 19는 다른 위상·시프터 불력 (508)을 도시한다. 이 실시에에서, 타이밍 코맨드 산호는 각 위상 시프 토값을 나타내는 병활 세트의 다지할 산호이다. 이를 값은 소정의 사스템에서 편의상 이진 가중값이 되 도록 구성되지만, 마켓은 필수적인 것은 아니다. 한 실시에에서, 메모리 디바이스는 실제 세트의 위상 시프트(◆1 - ◆6)에 대한 정밀한 타이밍 코맨드값(1676으로부터의 LSB(0FO - 0FN-1))을 맵하는 것이 포 합된다. 이를 값(0FO - 0FN-1)은 개별 디바이스 제조의 교쟁 단계 동안 계산될 수 있고, 이 디바이스의 메모리에 저장된다.

도 19에서, 입력 신호(1904)는 위상 시프트가 없는 사인파이다. 신호(1904)는 각 위상 시프터(1908)을 통해 통과하고, 이 단의 디지말 코맨드 입력(00 등)에 따라 추가 위상 시프트을 축적한다. 울력 신호 (1916)는 단(1908) 모두로부터의 위상 시프트의 합을 갖는 사인파이고, 각 단은 각 디지탈 코맨드 DD -DH-1 비트 입력에 따른 위상 시프트에 기대한다.

도 20은 도 19에 사용될 수 있는 예시적인 위상 시프트 단(1908)출 도시한다. 도 20에서, 입력 신호 (1904)는 버퍼(2004)에 의해 버퍼되고, 2005에서 일반적으로 도시한 다음 RLC 네트워크에 공급된다. 이 네트워크는 1904에서 입력 신호의 사인파 주파수 근처에 공진 회로를 형성한다. 이 회로의 아는 이상적으로 1. 즉 R = XL = XC 근처에 있고, 여기에서 R은 R2001의 값이며, XL은 L2001의 유도 저항이다. 이 로우 아는 위상 시프트 코멘드의 변경에 관련된 과도 현상에 응답하여 설정 시간을 최소화사키는 것이 바람작해질 수 있다. 또, RLC CKT(2005)의 사용은 성분 허용 오차 및 흐름에 대한 민감도를 최소화한다.

트랜지스타(02001)는 스위치로서 통적된다. 02001이 오프일 때, 2008에서 신호의 위상은 R2001, C2001 및 L2001에 의해 결정된다. 02001이 온(폐쇄)일 때, C2002는 병별로 추가되고, 회로율 비용조하여, 위상을 시프트시킨다. 실제로, 우수한 동작을 위해, 2개의 위상 시프트 상태는 2008에서 신호의 진족이 양 위상 상태와 동입하도록 조정될 수 있다. 이 동작은 일반적으로 트리밍 C2001 및 C2002를 포함한다. 02001은 기생 캐패시틴스가 낮은 디바이스일 수 있다. 최고 주파수에 관한 동작을 연장하기 위해, 60% MESFET 디바이스는 (NE76116의 같이) 사용될 수 있다(이 행태의 위상 시프트 회로는 120 배의 사인파 주파수로 발명자에 의해 동작된다). 이것은 18 66분까지 저 노이즈 전단부 증폭기용으로 사용된다고 생각되기 때문에, 이를 디바이스의 특별 용도이다. 이를 데이타 시트는 디지탈 디바이스로서의 용도로 특정화되지 않지만; 0.1 pf 기생 캐패시틴스로 인해 이 용용을 위한 이상적 디바이스에 가깝게 만든다. 전형적으로, 이산 FET 및 트랜지스타는 더 큰 기생 캐패시틴스를 갖지만, ASIC 실행에서, 때우 작은 접합, 중 래의 FET 등은 기생 캐패시틴스를 최소화시키도록 특성화될 수 있다.

다수의 변화는 가능하고, 예를 들면 스위치는 용량 경로보다 유도 경로에 배치될 수 있고; 180도 위상 시 프트는 반전된 신호를 선택함으로써 달성될 수 있다. RLC 네트워크는 에미터 또는 중쪽기의 클릭터 회 로로 구성될 수 있고, 몇몇 스위치된 케패시터는 특히 저값 위상 시프트용 하나의 RLC 회로에 결합될 수 있다. 이를 변화는 예를 들어 소개된다. 다수의 다른 변화는 기술의 당업자들에 의해 명백해질 수 있 음으로써, 본 발명의 범위 내에서 가능하다.

시스템은 E/L 함수없이 설계될 수 있다. 이 시스템은 약간 덜 복잡해질 수 있고, ASIC 실행에서 실질적으로 명백해지지만, 이산 실행에서 중요해질 수 있다는 장점이 있다. 코드가 콤바이너 튤립률룝(1232)에 가깝게 배치되고, 준안정 점은 사용되지 않는 것이 총격적이다. 이것은 도 21g의 '허용된 코드 위치의 영역'에서 설명한 바와 같이, 반복적인 '코움' 형태 코드 유효 패턴이다.

도면에 도시한 비와 같이, 빗금 반복 주기(2102)는 CLK 주기와 동기화되지만, CLK의 하강 엣지에 인접한 준안청 점을 피한다. 한 프레임 간격은 몇몇 코드로 도시되어 있지만, 수백 코드는 단일 프레임에 맵함 수 있다. 그러나, 이 형태의 코드 패턴은 채널화 코드의 상관 특징을 손상시키지 않도록 맵함 수 있다.이러한 맵핑 배치는 도 216에 설명되어 있다. 코드(2104)의 선형 세그먼트는 지연 공간 빈이 100 % 커버리지인 공간의 1/2 정도미도록 지연 공간의 세그먼트를 선형적으로 맵핑된다. 목록으로 만들어진 예시적인 코드 위치(1 - 10)는 시간 위치(2106 : 단일 프레임당 0 - 100 ns)에 그려진다. 코드 위치(5)는 55 - 60 ns 사이의 간격에 맵핑되고, 방출된 펄스(2108)는 이 코드 맵핑에 따라 정해진다.

이 상황에서, 상판 및 자체 상판 특징은 도 21c에 도시한 바와 같이 2개의 양식으로 분석될 수 있다. 2 개의 패턴(2110과 2112) 간의 어떤 시간표용으로, 2개의 영역: 각 교육 필거 용 증첩 영역(B) 및 2개의 비중첩 영역(A 및 C)이 있다. 중첩 영역 6에서, 고드 상판 특성은 법평에 같이 없다고 가정하여 증래의 테스트 방법 또는 수학을 사용하여 분석될 수 있다. 이것은 코드 법평에 같이 없는 동일 순서에서 상판된 신호로부터 증가 반을 갖는 하나 신호 라인업으로부터의 증가 빈(n, n+1, n+2...) 때문이다. 비중첩 영역(0)에서는 상판이 발생하지 않는다. 제공된 시간표에서, 사이트 일부만이 상판함 기회를 가질수 있고, 이를 대용하는 같이 없는 법평외에 사이트 라인 업은 없다. 따라서, 상관은 앱이 없는 법평과 독업하다 한다.

이 장점의 물리한 조건은 빈이 1/2 크기 정도로, 많은 사용가능한 동일 크기의 1/2 정도를 의미한다. 빈은 상관 특성의 파형보다 더 크게 유지되어야 한다. - 통신망 결과는 성능이 약간 열약해지지만, 하드 웨어에 경미한 절약에 얻어질 수 있다.

도 22는 본 발명의 ASIC 실행에서 노이즈를 최소화하는데 사용될 수 있는 전형적 전류 스티어링 로직을 설명하는 대표적인 처음 AND, 게이트이다. 회로는 2개의 차용 쌍(01-02 및 03-04)을 포함한다. 2개의 차용 입력 쌍(AP, AN 및 BP, BN)이 있다. 2개의 방송기 팔로워 및 레벨 시프링 단(05 및 A6)은 차용 단에 따른다. 07 및 08은 다른 레벨 시프트를 제공한다. 이까 및 에서온 (01 및 02와 같은)로칙의 다음 레벨의 상부 단을 구동하는데 사용된다. 이까 및 0M은 (03 및 04와 같은)로젝의 다음 레벨의 하부 단을 구동하는데 사용된다. 010 및 011은 방송기 팔로워 및 레벨 시프터용 전류원이다. 모든 전류원은 제 더 전압 VCS에 HOI어스된다.

통작에서, 전류원(09)에 의해 발생된 전류는 AP가 AN에 대해 포지터브이고 BP가 BN에 대해 포지터브임 때 위로 향하고, 그렇지 않으면 R2로 향한다. 이것은 AP 및 BP가 하이임 때만 DN(및 DN)보다 더 포지터 보인 OP(및 OP)가 된다. 이것은 정의에 의해 AND 게이트이다.

전류가 함상 흐르고 뭐 또는 R2로 정확히 한하기 때문에, 최로로 흐른 전류는 전원 공급 전류 변화로 인한 낮은 과도 현상을 발생하는 입력에 무관하다. 이 개념은 ASIC 실행에서 공급 전입의 사용을 최적화시키기 위해 3개의 로직 레벨 및 3개의 출력 레벨을 갖도록 연장될 수 있다.

#### 4. 결론

진술한 본 발명의 다양한 실시에는 예를 들어 설명한 것이지 한정되는 것은 아니다. 다양한 형태 변화 및 상체한 설명이 청구함에 정의한 바와 같이 본 발명의 청신 및 범위를 이탈하지 않고 만들어질 수 있음 을 관련된 기술의 당업자들에게서 명박해질 수 있다. 다른 이유를 중에서, 이것은 관련 기술 내의 개발 기술 및 항목에 비추어 실현된다. 따라서, 본 발명은 전설한 대편 예시적인 실시에에 제한되지 않지만, 다음의 청구함과 이것에 상당하는 것에 따라 한정될 수 있다.

#### (57) 청구의 범위

## 원구한 1

클릭 신호를 수산하여 상기 물쩍 신호의 할수로서 프레임 기준 신호를 끌릭하는 회로와,

제1 입력 타이밍 코맨드 및 상기 물력 신호를 수산하기 위한 제1 타이밍 밥생기와, 상기 제1 타이밍 밥생기는 정상 주기를 갖는 조림 타이밍 신호 및 상기 정상 주기에 관해 정입한 시각에 입어나는 견이를 밥생하며, 상기 정상 주기는 상기 프레임 기준 신호의 합수이고, 상기 시각는 상기 제1 입력 타이밍 코멘드 및 상기 클릭 신호의 합수이며,

제2 입력 타이밍 코맨드 및 상기 클릭 신호를 수신하기 위한 제2 타이밍 발생기와, 상기 제2 타이밍 발생 기는 상기 입력 타이밍 코맨드 및 상기 클릭 신호의 함수로서 적어도 하나의 세밀 타이밍 천이를 발생하고,

상기 프레임 기준 신호에 관한 높은 순간 정밀성을 갖는 정밀한 타이밍 신호를 출력하도록 상기 적어도 하나의 세밀 타이밍 천이 중 하나를 선택하도록 상기 조밀 타이밍 신호를 사용하기 위한 결합 회로를 포 합하는 정밀 타이밍 발생기.

#### 청구함 2

정밀 타이밍 신호를 발생하기 위한 방법으로서,

클럭 신호의 합수로서 프레임 기준 신호를 생성하는 단계와,

정상 주기를 갖는 조밀 EK이밍 신호 및 상기 정상 주기에 관한 정밀한 시각에서 발생하는 천미를 발생하는 단계와,

제2 입력 타이밍 코맨드 및 상기 클럭 신호의 함수로서 적어도 하나의 세밀 타이밍 천이를 발생하는 단계 와,

상기 적어도 하나의 세밀 타이밍 천이들 중 한 천이를 선택하도록 상기 조밀 타이밍 신호를 사용하는 정 밀 타이밍 신호를 출력하는 단계를 포함하고,

상기 정상 주기는 상기 프레임 기준 신호의 함수이고, 상기 시각는 제1 입력 타이밍 코맨드 및 상기 클럭 신호의 함수이며,

상기 정밀 타미밍 신호는 상기 프레임 기준 신호에 판한 높은 순간 정밀을 갖는 방법.

# 청구항 3

제1 주파수를 갖는 클럭 신호를 발생하는 시스템 클럭과,

상기 클릭 신호 및 EIOI밍 코맨드 입력을 수산하여, 프레임 기준 신호 및 조밀 EIOI밍 신호를 발생하고, 상기 프레임 기준 신호의 간격을 상대적으로 조밀 EIOI밍 간격으로 분활하는 조밀 EIOI밍 발생기와,

상기 클릭 신호 및 상기 EI이밍 코맨드 입력을 수신하여 세밀 EI이밍 선호를 발생하고 상기 프레임 기준 신호의 간격을 상대적으로 세밀 시간 간격으로 분합하는 세밀 EI이밍 발생기와,

정밀 타이밍 신호를 발생하도록상기 세밀 타이밍 신호 및 상기 조밀 타이밍 신호를 사용하는 콤바이너를 포함하는 정밀 타이밍 발생기.

#### 청구한 4

제3형에 있어서, 상기세밀 타이밍 신호는 상기 조밀 타이밍 간격을 더 작은 간격으로 분할하는 정밀 타이밍 밥생기.

#### おコンチュ

제3방에 있어서, 상기 세밀 타이밍 신호는 상기 조밀 타이밍 간격을 연속적인 가변 간격으로 분할하는 정 밀 타이밍 발생기.

#### 성구한 6

제3항에 있어서, 상기 세밀 타이밍 발생기는

상기 클릭 신호를 수신하여 상기 제1 주파수를 갖는 사인파 신호를 발생하는 사인 발생기와,

상기 사인파 선호 및 상기 타이밍 코맨드 입력을 수선하고, 위상 시프트를 갖는 위상 시프트된 사인파 신호를 발생하도록 상기 타이밍 코맨드 입력의 세일 타이밍 성분에 기초한 상기 사인파 신호를 위상 시프트 시키는 위상 시프터와.

상기 위상 시프트된 시민파 신호를 구형파 신호로 변환하는 퀸버터를 포함하고,

상기 구렇다 신호는 상기 세명 타이밍 신호를 포함하는 정말 타이밍 발생기.

#### 경구함 ?

제6항에 있어서, 상기 타이밍 코먼드 입력의 상기 세월 타이밍 성분은 상기 위상 시프트의 사인 및 코사인을 표시하는 2개의 이남로그 적류 레벨 신호를 포함하는 정말 타이밍 발생기.

#### 영구화 8

제6할에 있어서, 상기 타이밍 코맨드 입력의 상기 세일 타이밍 성분은 추기로 경험되는 2개의 미산 지연 강중 표시하는 2개의 디지함 라인종 포함하는 정말 타이밍 밤생기.

#### 성구환 9

제3할에 있어서, 상기 세밀 타이밍 신호는 상기 타이밍 코맨드 입력에 따라 상기 프레임 기준 신호에 비 레하며 적시에 놓여진 일련의 세밀 타이밍 신호 천이를 포함하는 정밀 타이밍 밤생기.

#### 원구<u>한 10</u>

제양에 있어서, 상기 ବି바이너는 상기 조밀 단이밍 신호에 따라 상기 세밀 단이밍 신호 천이 중 하나를 선택하고, 상기 정밀 단이밍 신호를 출력하는 정밀 단이밍 발생기.

#### 원구함 11

제3항에 있어서, 상기 조립 타이밍 발생기는

상기 클럭 신호를 수신하고, 상기 조립 시간 간격을 정의하는 클럭 카운트값을 발생하도록 상기 클럭 신호의 필스를 카운트하며, 상기 플럭 신호를 상기 프레임 기준 신호를 포함한 낮은 비율 신호로 분합하는 카운터와,

목표한 조밀 시간 간격과 일치하는 소정의 카운트 값을 저장하는 래치와,

상기 카운터가 상기 물럭 신호의 상기 필스를 카운트함에 따라, 상기 소정의 카운트 값을 상기 클럭 카운 트값과 비교하는 비교기를 포함하고,

·상기 비교기는 상기 클릭 카운트 값이 상기 소정의 카운트 값과 일치하는 경우 상기 조말 타이밍 신호의 상태를 변경하는 정밀 타이밍 발생기

#### 청구함 12

제11항에 있어서, 상기 조밀 타이밍 신호는 조밀 타이밍 펄스의 형태로 상기 비교기로부터의 출력인 정밀 타미밍 발생기.

#### 청구항 13

제11항에 있어서, 상기 조밀 타이밍 신호는 상기 세밀 테이밍 발생기가 다음 간격에서 트리거할 수 있도록 사용된 정밀 타이밍 발생기.

#### 성구한 14

제11항에 있어서, 상기 시스템 클릭은 전압 제어 오실레이터(VCO)를 포함하는 정밀 타이밍 발생기.

#### 청구함 15

제14항에 있어서, 상기 100의 안정성을 유지하도록 위상 등기 루프를 더 포함하는 정말 타이밍 발생기.

# 청구함 16

제15항에 있어서, 상기 위상 등기 루프는

상기 프레임 기준 신호 및 기준 클릭에 의해 발생된 기준 신호를 수신하고 에러 신호를 발생하는 위상 검출기와,

상기 에러 신호를 수신하고 상기 YCO를 조정하여 상기 YCO가 상기 기준 클릭에 동기회되는 필터를 포함하는 정말 EP이밍 발생기.

#### 청구항 17

정밀 타이밍 신호를 발생하는 방법으로서,

제1 주파수를 갖는 클릭 신호를 발생하는 단계와,

상기 물럭 신호 및 타이밍 코펀드 입력에 기초한 프레임 기준 신호 및 조림 타이밍 신호를 발생하는 단계 와.

상기 물럭 신호 및 상기 타이밍 코맨드 입력에 기초한 세밀 타이밍 신호를 발생하는 단계와,

상기 세일 타이밍 신호 및 상기 조일 타이밍 신호에 기초한 상기 정말 타이밍 신호증 밥생하는 단계를 포 합하고,

상기 조월 타이밍 산호는 상기 프레임 기준 산호의 간격을 상태적으로 조밀 타이밍 간격으로 분합하며,

상기 체임 타이밍 신호는 상기 프레임 기준 신호의 간격을 상대적으로 세일 시간 간격으로 분임하는 방법:

#### 생구함 18

제 2항에 있어서, 상기 세월 타이밍 신호는 상기 조얼 타이밍 간격을 더 작은 간격으로 분할하는 방법.

#### 원구함 19

제17항에 있어서, 상기 세밀 타이밍 신호는 상기 조밀 FI이밍 간격을 연속적인 기변 간격으로 분할하는 방법:

#### 원구한 20

제17항에 있어서, 상기 세밀 타이밍 신호를 발생하는 단계는

상기 클릭 신호를 사용하여 상기 제1 주파수를 갖는 시인파 신호를 발생하는 단계와,

위상 시프트를 갖는 위상 시포트된 시인파 신호를 발생시키도록 상기 타이밍 코맨드 입력의 세밀 타이밍 성분에 기초한 상기 시인파 신호를 위상 시프트하는 단계와,

상기 위상 시프트된 시인파 신호를 구형파 신호로 변환하는 단계를 포함하고,

상기 구형파 신호는 상기 세임 타이밍 신호를 포함하는 방법.

#### 원구항 21

제20항에 있어서, 상기 타이밍 코맨드 입력의 상기 세밀 타이밍 성분은 상기 위상 시프트의 시인 및 코사인을 표시하는 2개의 아날로그 작류 레벨 신호를 포함하는 방법.

#### 製字砂 22

제20항에 있어서, 상기 타이밍 코펀드 입력의 상기 세밀 타이밍 성분은 추가로 결합되는 2개의 이산 지연 값을 표시하는 2개의 디지탈 라인을 포함하는 방법.

#### 청구한 23

제3항에 있어서, 상기 세밀 타이밍 신호는 상기 타이밍 코맨드 입력에 따라 상기 프레임 기준 신호에 비례하며 적시에 놓며진 일련의 세밀 타이밍 신호 천미를 포함하는 방법.

#### 청구항 24

제23할에 있어서, 상기 정밀 타이밍 신호를 발생하는 상기 단계는 상기 조밀 타이밍 신호에 따라 상기 세 밀 타이밍 신호 천이 중 하나를 선택하는 단계를 포함하는 정입 타이밍 발생기.

#### 청구항 25

제17항에 있어서, 상기 조밀 EH이밍 신호를 발생하는 단계는

상기 조밀 시간 간격을 정의하는 물럭 카운트 값을 발생시키도록 상기 물럭 신호의 필스를 카운트하는 단 계와,

상기 프레임 기준 신호를 포함한 낮은 비율 신호로 상기 물턱 신호를 분합하는 단계와,

상기 카운트 값이 증가함에 따라 상기 소정의 카운트 값과 상기 카운트 값을 비교하는 단계와,

상기 클릭 카운트값이 상기 소정의 카운트 값과 일치하는 경우 상기 조밀 타미밍 신호의 상태를 변경시키는 단계를 포함하고,

상기 소정의 카운트 값은 목표한 조밀 시간 간격에 일치하는 정밀 EF이밍 발생기.

## 청구항 26


제25항에 있어서, 상기 조립 타이밍 신호는 조밀 타이밍 필스를 포함하는 방법.

#### 청구항 27


• 제25항에 있어서, 상기 세밀 타이밍 발생기가 다음 간격에서 트리거할 수 있도록 상기 조밀 타이밍 신호 를 사용하는 단계를 더 포함하는 방법.


<u> 도</u>朗

*⊆‼1*e




*도만1*6












√₹` •\$. •

<u> 584</u>







# *도朗*3




# *507*



نننگ





<u> £eg</u>



Ç,


*도图1*0







**4** 2001 -0085755

<u> 5012</u>







# 5B14




41





*도型1*8




or and Authlit Balley of the










٠٠٠













SB210





SHERE D B D

<u> 502</u>2



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
🙇 LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потинер.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.